High-speed visualisering af dine FPGA-wires

Af Anders Pedersen Sekanina · August 2025 · ← Tilbage til bloggen

I august 2025 holdt jeg oplægget "High-Speed Visualization of Any of Your FPGA Wires" på GLA Summit – LabVIEW-fællesskabets internationale online-konference. Her er en kort gennemgang af problemet og løsningen. Optagelsen af hele oplægget kan ses nederst i indlægget.

Problemet: FPGA-debugging er langsom eller båndbredde-tung

Når man udvikler LabVIEW FPGA-applikationer på fx CompactRIO, vil man ofte gerne kunne se og logge, hvad der sker på de interne signaler – både under udvikling og når systemet kører i marken. De klassiske metoder har hver deres pris: Læser man signalerne via frontpanelet, er det langsomt (i omegnen af 500 samples i sekundet) og optager plads på FPGA'en. Bruger man en DMA FIFO, kan man komme op på 200.000 samples i sekundet – men skal man følge 50 signaler, løber det hurtigt op i mere end 12 Mbit/s, som skal flyttes og gemmes.

Casen: 50+ signaler på 10–15 CompactRIO'er

Udgangspunktet var et kundeprojekt med over 50 blandede analoge og digitale signaler pr. CompactRIO – fordelt på 10–15 enheder. Kunden ville kunne logge alle signaler, men havde kun behov for at se nogle af dem ad gangen.

Løsningen: dynamisk signaludvælgelse med optimal båndbredde

FPGA'er er ikke gode til dynamik – logikken ligger fast, når den er kompileret. Tricket er derfor at holde FPGA-logikken simpel og lade host-siden styre, hvilke signaler der udvælges. De valgte signaler pakkes i 1–5 64-bit ord pr. sample: det første ord rummer fx 24 bit timing og 19 digitale signaler, og de efterfølgende ord pakkes med analoge kanaler. På den måde bruger man kun den båndbredde, der svarer til de signaler, man faktisk kigger på – og kan alligevel nå et hvilket som helst signal i systemet.

Se oplægget og hent koden

Hele oplægget – inklusive demo og et takeaway om automatisk FPGA-kompilering – kan ses her:

Kan videoen ikke afspilles her, kan den ses direkte på YouTube.

Koden fra oplægget er open source og kan hentes på GitLab.

Har I selv udfordringer med FPGA, Real-Time eller datalogning i LabVIEW, så tag endelig fat i os.

/Anders Pedersen Sekanina